

# 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE  
MINISTRY OF ECONOMIC AFFAIRS  
REPUBLIC OF CHINA

茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，  
其申請資料如下：

This is to certify that annexed is a true copy from the records of this  
office of the application as originally filed which is identified hereunder.

申請日：西元 2003 年 09 月 23 日  
Application Date

申請案號：092126141  
Application No.

申請人：威盛電子股份有限公司  
Applicant(s)

局長  
Director General

CERTIFIED COPY OF  
PRIORITY DOCUMENT

蔡 緣 生

發文日期：西元 2004 年 8 月  
Issue Date


發文字號：09320775750  
Serial No.

申請日期：	IPC分類
申請案號：9212614 /	

(以上各欄由本局填註)

## 發明專利說明書

一、 發明名稱	中文	選擇性電鍍法
	英文	METHOD OF SELECTED PLATING
二、 發明人 (共2人)	姓名 (中文)	1. 何昆耀
	姓名 (英文)	1. Kwun-Yao Ho
	國籍 (中英文)	1. 中華民國 TW
	住居所 (中文)	1. 台北縣新店市中正路533號8樓
	住居所 (英文)	1. 8F, No. 533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R. O. C.
三、 申請人 (共1人)	名稱或 姓名 (中文)	1. 威盛電子股份有限公司
	名稱或 姓名 (英文)	1. VIA Technologies, Inc.
	國籍 (中英文)	1. 中華民國 TW
	住居所 (營業所) (中文)	1. 台北縣新店市中正路533號8樓 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英文)	1. 8F, No. 533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R. O. C.
	代表人 (中文)	1. 王雪紅
	代表人 (英文)	1. Hsiueh-Hong WANG




117421w1 p11

申請日期：	IPC分類
申請案號：	

(以上各欄由本局填註)

## 發明專利說明書

一、 發明名稱	中文	
	英文	
二、 發明人 (共2人)	姓名 (中文)	2. 宮振越
	姓名 (英文)	2. Moriss Kung
	國籍 (中英文)	2. 中華民國 TW
	住居所 (中文)	2. 台北縣新店市中正路533號8樓
	住居所 (英文)	2. 8F, No. 533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R. O. C.
三、 申請人 (共1人)	名稱或 姓名 (中文)	
	名稱或 姓名 (英文)	
	國籍 (中英文)	
	住居所 (營業所) (中文)	
	住居所 (營業所) (英文)	
	代表人 (中文)	
	代表人 (英文)	



117421wf.pdf

四、中文發明摘要 (發明名稱：選擇性電鍍法)

一種選擇性電鍍法係適用於一線路基板。首先，形成層底藉由線路基板之頂面及底面分別暴露出線路基板之頂面的第一接合墊及線路基板之底面的第二接合墊及其周圍之局部的電鍍種子層。接著，分別形成金屬層於第一接合墊及第二接合墊之表面。之後，移除二罩幕層。然後，形成一保護層於線路基板之頂面，並在移除線路基板之底面暴露出之電鍍種子層之後，移除保護層。最後，分別於線路基板之頂面及底面形成圖案化鋅罩層。

伍、(一)、本案代表圖為：第 1F 圖


(二)、本案代表圖之元件代表符號簡單說明：

102：線路基板

104：接合墊

六、英文發明摘要 (發明名稱：METHOD OF SELECTED PLATING)

A method of selected plating is suited for a circuit substrate. First, two patterned mask layers are formed respectively on the both sides of the circuit substrate, wherein the mask layers expose a first bonding pad on the top surface of the circuit substrate, a second bonding pad on the bottom surface of the circuit substrate and a portion of a plating seed layer around the second




四、中文發明摘要 (發明名稱：選擇性電鍍法)

104a : 金屬層  
105 : 線路  
106 : 接合墊  
106a : 金屬層  
110 : 電鍍種子層

六、英文發明摘要 (發明名稱：METHOD OF SELECTED PLATING)


bonding pad. Then, through the plating seed layer and an inner circuit of the circuit substrate, metal layers are respectively plated on the first bonding pad and the second bonding pad. Then, the mask layers are removed, and a protective layer is formed on the top surface of the circuit substrate. After removing an exposed part of the plating seed layer, the protective layer is



四、中文發明摘要 (發明名稱：選擇性電鍍法)

六、英文發明摘要 (發明名稱：METHOD OF SELECTED PLATING)

removed. Finally, patterned solder mask layers are formed respectively on the top and bottom surfaces of the circuit substrate.



一、本案已向

國家(地區)申請專利

申請日期

案號

主張專利法第二十四條第一項優先

無

二、主張專利法第二十五條之一第一項優先權：

申請案號：

無

日期：

三、主張本案係符合專利法第二十條第一項第一款但書或第二款但書規定之期間

日期：

四、有關微生物已寄存於國外：

寄存國家：

無

寄存機構：

寄存日期：

寄存號碼：

有關微生物已寄存於國內(本局所指定之寄存機構)：

寄存機構：

無

寄存日期：

寄存號碼：

熟習該項技術者易於獲得，不須寄存。



## 五、發明說明 (1)



### 【發明所屬之技術領域】

本發明是有關於一種電鍍法，且特別是有關於一種選擇性電鍍法，用以形成金屬層於線路基板之二面的接合墊。

### 【先前技術】

近年來隨著電子工業之生產技術的突飛猛進，印刷電路板 (Printed Circuit Board，簡稱PCB) 之出現，使得印刷電路板幾乎已取代原有之導線鍍接組件系統，再加上印刷電路板可搭載各種體積精巧之電子零件，所以印刷電路板目前已廣泛地應用於電子工業。隨著積體電路 (IC) 及電腦系統的相繼問世，電路的設計越來越複雜及精細，因此，單面板型態之印刷電路板將無法提供足夠的連接線路，使得雙面板及多層板型態之印刷電路板相繼出現。就晶片封裝領域而言，印刷電路板除可作為電腦系統之主機板 (main board) 以外，具有微細線路 (fine circuit) 之印刷電路板更可作為晶片封裝用之線路基板。

習知之線路基板通常具有多層圖案化導電層、至少一導電層及多個導電孔道，其中絕緣層係配置於相鄰之二導電層之間，而這些導電孔道則貫穿絕緣層，用以電性連接位於絕緣層之上下兩面的導電層。因此，晶片可透過晶接合 (flip chip bonding) 或打線接合 (wire bonding) 等方式，而電性連接至線路基板之頂面，再間接地經由線路基板之內部線路及其底面的接點 (例如導電球或針腳





## 五、發明說明 (2)

等），而進一步地電性連接至外界之電子裝置。

就打線接合及球格陣列 (Wire Bonding / Ball Grid Array, WB/BGA) 型態之晶片封裝體而言，線路基板之頂面的圖案化導電層通常會形成多個接合墊，用以分別電性連接多條導線之末端，而線路基板之底面的圖案化導電層亦會形成多個接合墊，用以分別電性連接多顆導電球。值 得 注意 的 是，由 於 圖 案 化 導 電 層 之 常 用 材 料 為 銅，為 了 避 免 銅 材 質 之 接 合 墊 發 生 氧 化，且 為 了 提 升 打 線 之 表 面 均 會 電 鍍 形 成 一 金 屬 層，例 如 一 鎳 金 層 (Ni/Au Layer)。


除了在線路基板之表面形成多條電鍍線及多條電鍍短線段，用以形成金屬層於線路基板之這些接合墊表面之外，為了使得這些接合墊不經由電鍍線及電鍍短線段來提



## 五、發明說明 (3)

法層兩流層的步製程  
鍍子之電子多板基  
種板之電路鍍電要  
線鍍電兩需的當基  
層成層法鍍子法選  
一形將提供形子法  
鍍電這些選本。鍍  
子鍍電之成本。

## 【發明內容】



## 五、發明說明 (4)

電流至線路基板之頂面及底面的這些接合墊，並利用電鍍的方式將金屬層形成在線路基板之兩面的接合墊表面。因此，在不提供習知之電鍍線及電鍍短線段來電性連接線路基板之頂面及底面的接合墊的情況，或是無須習知之雙電鍍種子層的情況之下，本發明仍可經由單一電鍍種子層，並利用電鍍的方式將金屬層形成在線路基板之兩面的接合墊表面。

為讓本發明之上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：


### 【實施方式】

#### 【第一實施例】

請參考第1A～1G圖，其依序繪示本發明之第一實施例之選擇性電鍍法，其應用於一線路基板的示意圖。

如第1A圖所示，線路基板102之兩面分別具有一圖案化導電層（未標示），其在線路基板102之頂面形成多個線路105及多個接合墊104（僅繪示其二），以及在線路基板102之底面形成多個線路（未繪示）及多個接合墊106（僅繪示其一）。另外，在以電鍍法來製作下方之這些接合墊106的過程中，一電鍍種子層110將會殘留於線路基板102之底面，故電鍍種子層110將位於線路基板102之底面及接合墊106之間。

如第1B圖所示，分別形成圖案化之罩幕層114及圖案化之罩幕層116於線路基板102之頂面及底面，其中罩幕層




## 五、發明說明 (5)

114 之開口 114a 係暴露出這些接合墊 104，而罩幕層 116 之開口 116a 則暴露出接合墊 106 及其周圍之局部的電鍍種子層 110，換言之，罩幕層 114 並未覆蓋這些接合墊 104，而罩幕層 116 則未覆蓋接合墊 106 及其周圍之局部的電鍍種子層 110。此外，上述之罩幕層 114 及罩幕層 116 之材質均例如是光阻。

如第1C圖所示，由於接合墊 104 係經由線路基板 102 之內部線路（未繪示），來電性連接接合墊 106，所以可經由線路基板 102 之底面的電鍍種子層 110 及線路基板 102 之內部線路（未繪示），將電鍍用之電流提供至線路基板 102 之頂面的接合墊 204，故可以電鍍的方式，分別形成金屬層 104a 及金屬層 106a 於這些接合墊 104 及接合墊 106 所暴露出之表面，其包括接合墊 104 及接合墊 106 之頂面及側面。值得注意的是，當這些接合墊 104 及接合墊 106 之材質為銅時，這些金屬層 104a 及金屬層 106a 將可分別預防這些接合墊 104 及接合墊 106 之表面發生氧化，且有助於提升這些接合墊 104 及接合墊 106 之與接點（例如導線或導電球）的接合良率及可靠度，其中這些金屬層 104a 及金屬層 106a 例如為鎳金層。

如第1D圖所示，移除圖案化之罩幕層 114 及罩幕層 116，而暴露出線路基板 102 之頂面、電鍍種子層 110、第一接合墊 104 之金屬層 104a 及第二接合墊 106 之金屬層 106a。之後，如第1E圖所示，形成一保護層 118 於線路基板 102 之頂面，且保護層 118 全面性地覆蓋這些接合墊。



## 五、發明說明 (6)


104，其中保護層118更覆蓋這些金屬層104a。值得注意的是，由於保護層118僅需覆蓋住接合墊104，用以防止接合墊104及電鍍種子層108在下一步驟中受到蝕除，所以保護層112之材質不一定需要是光阻。接著，以快速蝕刻的方式，移除暴露於接合墊106之外的局部電鍍種子層110。最後，如第1F圖所示，移除保護層118，而暴露出這些接合墊104及其金屬層104a。

如第1G圖所示，形成圖案化之鋅罩層120及圖案化之鋅罩層122分別於線路基板102之兩面，用以保護位於線路基板102之頂面的多個線路105（如第1F圖所示），以及保護位於線路基板102之底面的多個線路（未繪示），其中鋅罩層120之開口120a係暴露出這些接合墊104，而鋅罩層122之開口122a則暴露出這些接合墊106。

本發明之第一實施例乃是經由在製作線路基板之底面的接合墊時所殘留之電鍍種子層，並經由線路基板之內部線路，來同時提供電鍍用之電流至線路基板之兩面的接合墊，用以將金屬層電鍍至線路基板之兩面的接合墊表面。

### 【第二實施例】

雖然本發明之第一實施例乃是利用在製作線路基板之底面的接合墊時所殘留之電鍍種子層，但是未必每種線路基板之製程在製作接合墊時都會殘留電鍍種子層，故在線路基板沒有殘留之電鍍種子層的情況之下，本發明之第二實施例將改採額外地將電鍍種子層形成至線路基板之底




## 五、發明說明 (7)

面，並覆蓋線路基板之底面的接合墊，來同時提供電鍍用之電流至線路基板之兩面的接合墊，用以將金屬層電鍍至線路基板之兩面的接合墊表面。

請參考第2A～2G圖，其依序繪示本發明之第二實施例之選擇性電鍍法，其應用於一線路基板的示意圖。

如第2A圖所示，線路基板202之兩面分別具有一圖案化導電層（未標示），其在線路基板202之頂面形成多個線路205及多個接合墊204（僅繪示其二），以及在線路基板202之底面形成多個線路（未標示）及多個接合墊206（僅繪示其一）。此外，為了從線路基板202之底面同時提供電鍍用之電流至接合墊204及接合墊206，必須預先將一電鍍種子層210形成於線路基板202之底面，且電鍍種子層210更覆蓋接合墊206，其中形成電鍍種子層210之方法例如為化學電鍍（chemical plating）或濺鍍（sputtering）等。

如第2B圖所示，分別形成圖案化之罩幕層214及圖案化之罩幕層216於線路基板202之頂面及底面，其中罩幕層214之開口214a係暴露出這些接合墊204，而罩幕層216之開口216a則暴露出接合墊206及其上方與周圍之局部的電鍍種子層210，換言之，罩幕層214並未覆蓋這些接合墊204，而罩幕層216則未覆蓋接合墊206及其上方與周圍之局部的電鍍種子層210。值得注意的是，罩幕層216之開口216a將定義出欲形成於接合墊206之表面的金屬層（如第2C圖之元件標號206a）其位置。





## 五、發明說明 (8)

如第2C圖所示，由於接合墊204係經由線路基板202之內部線路（未繪示），來電性連接接合墊206，所以可經由線路基板202之底面的電鍍種子層210及線路基板202之內部線路（未繪示），將電鍍用之電流提供至線路基板202之頂面的接合墊204，故可以電鍍的方式，分別形成金屬層204a及金屬層206a於這些接合墊204及接合墊206所暴露出之表面，其包括接合墊204及接合墊206之頂面及側面。

如第2D圖所示，移除圖案化之罩幕層214及罩幕層216，而暴露出線路基板202之頂面、電鍍種子層210、第一接合墊204之金屬層204a及第二接合墊206之金屬層206a。之後，如第2E圖所示，形成一保護層218於線路基板202之頂面，且保護層218全面性地覆蓋這些接合墊204，其中保護層218更覆蓋這些金屬層204a。最後，如第2F圖所示，移除保護層218，而暴露出這些接合墊204及其金屬層204a。

如第2G圖所示，形成圖案化之鋸罩層220及圖案化之鋸罩層222分別於線路基板202之兩面，用以保護位於線路基板202之頂面的多個線路205（如第2F圖所示），以及保護位於線路基板202之底面的多個線路（未繪示），其中鋸罩層220之開口220a係暴露出這些接合墊204，而鋸罩層222之開口222a則暴露出這些接合墊206。

本發明之第二實施例乃是在線路基板之兩面均無電鍍種子層之情況下，可預先形成電鍍種子層至線路基板之一



## 五、發明說明 (9)



面（例如底面），故可經由此電鍍種子層來將電鍍用之電流提供至線路基板之兩面的接合墊，用以在這些接合墊之表面形成金屬層。

綜上所述，本發明乃是在線路基板未形成鋸罩層之前，經由線路基板之底面的單一電鍍種子層及線路基板之內部線路，來提供電流至線路基板之頂面及底面的這些接合墊，並利用電鍍的方式將金屬層形成在線路基板之兩面的這些接合墊表面。因此，本發明至少具有下列優點：

(1) 由於本發明無須習知之電鍍線及電鍍短線段來電性連接線路基板之頂面的接合墊，並可經由單一電鍍種子層及線路基板之內部線路，且以電鍍的方式將金屬層形成在線路基板之兩面的接合墊表面，所以採用本發明之線路基板將可獲得較大的佈線空間及較高的佈線密度。

(2) 由於本發明無須習知之電鍍線及電鍍短線段來電性連接線路基板之頂面的接合墊，並可經由單一電鍍種子層及線路基板之內部線路，且以電鍍的方式將金屬層形成在線路基板之兩面的接合墊表面，使得採用本發明之線路基板將不會殘留有上述之電鍍短線段來干擾訊號之傳輸，所以採用本發明之線路基板將具有較佳的電性效能。


(3) 相較於習知之選擇性電鍍法必須形成兩電鍍種子層及其所衍生出的步驟及成本，由於本發明僅需單一電鍍種子層及搭配線路基板之內部線路，即可提供電鍍用之電流至線路基板之兩面的接合墊，且以電鍍的方式將金屬層



## 五、發明說明 (10)

層形成在線路基板之兩面的接合墊表面，所以本發明將可有效地降低線路基板之製程的週期及成本。

雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。




圖式簡單說明

第1A～1G圖依序繪示本發明之第一實施例之選擇性電鍍法，其應用於一線路基板的示意圖。

第2A～2G圖依序繪示本發明之第二實施例之選擇性電鍍法，其應用於一線路基板的示意圖。

【圖式標示說明】

- 102、202：線路基板
- 104、204：接合墊
- 104a、204a：金屬層
- 105、205：線路
- 106、206：接合墊
- 106a、206a：金屬層
- 110、210：電鍍種子層
- 112、212：保護層
- 114、214：罩幕層
- 114a、214a：開口
- 116、216：罩幕層
- 116a、216a：開口
- 118、218：保護層
- 120、220：鋅罩層
- 120a、220a：開口
- 122、222：鋅罩層
- 122a、222a：開口



## 六、申請專利範圍

括： 1. 一種選擇性電鍍法，適用於一線路基板，該方法包

電鍍第一金屬層及第一金屬層分別於該電鍍子層、該第二接合墊及該第二接合墊所暴露之表面；

移除該第一罩幕層及該第二罩幕層；

形成一保護層於該線路基板之該第一面，且該保護層更覆蓋該第一金屬層；


移除暴露出之至少局部的該電鍍種子層；

移除該保護層；以及

分別形成一圖案化鋅罩層 (solder mask) 於該線路基板之該第一面及該第二面。

2. 如申請專利範圍第1項所述之選擇性電鍍法，其中移除暴露出之局部的該電鍍種子層的方法包括快速蝕刻。

3. 一種選擇性電鍍法，適用於一線路基板，該方法包括：



## 六、申請專利範圍

子第一層的面第二該接及二該接合第二墊；

別層幕分幕罩第一幕罩第二幕罩之中該蓋，其未覆化面幕；子層種該電鍍該壓接部，而該墊之，及該面幕，該第二罩及該第二圖案之，其未覆化面幕；

電鍍一第一金屬層及一第二金屬層分別於該電鍍種子層、該第一接合墊及該第二接合墊所暴露出之表面；

移除該第一罩幕層及該第二罩幕層；

形成一保護層於該線路基板之該第一面，且該保護層更覆蓋該第一金屬層；


移除暴露出之至少局部的該電鍍種子層；

## 移除該保護層；以及

分別形成一圖案化錫罩層 (solder mask) 於該線路基板之該第一面及該第二面。

4. 如申請專利範圍第3項所述之選擇性電鍍法，其中移除暴露出之局部的該電鍍種子層的方法包括快速蝕刻。

5. 一種選擇性電鍍法，適用於一線路基板，該方法包括：



## 六、申請專利範圍

別層分幕，幕一第罩第二該蓋，其中覆第一之，層幕一第罩第二該蓋，該未化面幕；

電鍍第一金屬層及第二金屬層分別於該電鍍種子層及該第一接合墊所暴露出之表面；

移除該第一罩幕層及該第二罩幕層；


形成一保護層於該線路基板之該第一面，且該保護層更覆蓋該第一金屬層；


移除暴露出之至少局部的該電鍍種子層；

移除該保護層；以及


分別形成一圖案化錫罩層 (solder mask) 於該線路基板之該第一面及該第二面。

6. 如申請專利範圍第5項所述之選擇性電鍍法，其中移除暴露出之局部的該電鍍種子層的方法包括快速蝕刻。







第 1A 圖




第 1B 圖




第 1C 圖




第 1D 圖




第 1E 圖




第 1F 圖




第 1G 圖




第 2A 圖




第 2B 圖




第 2C 圖




第 2D 圖



第 2E 圖




第 2F 圖




第 2G 圖


第 1/20 頁




第 2/20 頁




第 3/20 頁



第 3/20 頁



第 4/20 頁




第 5/20 頁




第 6/20 頁




第 7/20 頁




第 7/20 頁



第 8/20 頁



第 8/20 頁




第 9/20 頁




第 9/20 頁




第 10/20 頁




第 10/20 頁




第 11/20 頁




第 11/20 頁




第 12/20 頁




第 12/20 頁




第 13/20 頁




第 13/20 頁




第 14/20 頁




第 14/20 頁




第 15/20 頁



第 15/20 頁




第 16/20 頁




第 17/20 頁



第 18/20 頁



第 19/20 頁



第 20/20 頁

